当前位置：首页
> Luz 第6334页
Luz 管理员
暂无介绍
89860 篇文章 33 次评论单选题：若在一个8位整数加/减运算器中完成x+y的运算，已知无符号整数x=69，y=38，则加法器的两个输入端和输入的低位进位分别为
若在一个8位整数加/减运算器中完成x+y的运算，已知无符号整数x=69，y=38，则加法器的两个输入端和输入的低位进位分别为 @[B](2)A. 0100 0101、1101 1010、1B. 0100 0101、0010 0110、0…
单选题：假设变量x的位数为n（n>=8），x的最高有效字节不变，其余各位全变为0，则对应C语言表达式为。
假设变量x的位数为n（n˃=8），x的最高有效字节不变，其余各位全变为0，则对应C语言表达式为。 @[A](2)A. (x˃˃(n-8))˂˂(n-8)B. (x˂˃(n-8)C. ((x&0xFF)˂˃(n-8) D. ((x&0xF…
单选题：43.以下给出的事件中，无需异常处理程序进行处理的是_______。
43.以下给出的事件中，无需异常处理程序进行处理的是_______。@[B](2)A. 缺页故障B. cache缺失C. 地址越界D. 除数为0A.缺页故障B.cache缺失C.地址越界D.除数为0答案：B…
单选题：42.以下有关快表的叙述中，错误的是_______。
42.以下有关快表的叙述中，错误的是_______。@[C](2)A. 快表的英文缩写是TLB，称为转换后援缓冲器B. 快表中存放的是当前进程的常用页表项C. 在快表中命中时，在L1 cache中一定命中D. 快表是一种高速缓存，一定在CP…
单选题：41.以下有关段式存储管理的叙述中，错误的是_______。
41.以下有关段式存储管理的叙述中，错误的是_______。@[D](2)A. 段是逻辑结构上相对独立的程序块，因此段是可变长的B. 按程序中实际的段来分配主存，所以分配后的存储块是可变长的C. 每个段表项必须记录对应段在主存的起始位置和段…
单选题：40. 以下有关页式存储管理的叙述中，错误的是_______。
40. 以下有关页式存储管理的叙述中，错误的是_______。@[D](2)A. 进程地址空间被划分成等长的页，内存被划分成同样大小的页框B. 采用全相联映射，每个页可以映射到任何一个空闲的页框中C. 当从磁盘装人的信息不足一页时会产生页内…
单选题：37.下列命中组合情况中，一次访存过程中不可能发生的是_______。
37.下列命中组合情况中，一次访存过程中不可能发生的是_______。@[D](2)A. TLB命中、cache命中、page命中B. TLB未命中、cache命中、page命中C. TLB未命中、cache未命中、page命中.D. TL…
单选题：34.假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需I个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1
34.假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需I个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则cache的…
单选题：33.假定CPU通过存储器 总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送
33.假定CPU通过存储器 总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache…
单选题：32.假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。同主存第259
32.假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。同主存第2593号单元所在主存块对应的cache组号是_______。@[A](2)A. 1B. 17C. 34D. 81A.…