单选题：33.假定CPU通过存储器 总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送

33.假定CPU通过存储器 总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache的一次缺失损失至少为多少个时钟周期?
@[D](2)

A. 64
B. 72
C. 80
D. 160



A.64
B.72
C.80
D.160


答案：D