当前位置：首页
> Luz 第6341页
Luz 管理员
暂无介绍
89860 篇文章 33 次评论单选题：int x=100；
int x=100；x˃˃2 相当于【】，x˂˂3 相当于【】 @[D](1)A. 乘2，除3B. 乘4，除8C. 除2，乘3D. 除4，乘8A.乘2，除3B.乘4，除8C.除2，乘3D.除4，乘8答案：D…
单选题：两个形式不同的逻辑函数的相等是指：
两个形式不同的逻辑函数的相等是指： @[B](1)A. 它们的逻辑变量与逻辑函数完全相同B. 它们的真值表完全相同C. 它们的逻辑电路完全相同D. 它们的逻辑表达式完全相同A.它们的逻辑变量与逻辑函数完全相同B.它们的真值表完全相同C.…
单选题：38.以下是有关虚拟存储管理机制中页表的叙述，其中错误的是_______。
38.以下是有关虚拟存储管理机制中页表的叙述，其中错误的是_______。@[D](2)A. 系统中每个进程有一个页表B. 页表中每个表项与一个虚页对应C. 每个页表项中都包含装入位(有效位)D. 所有进程都可以访问页表A.系统中每个进程有…
单选题：36.以下是有关虚拟存储管理机制中地址转换的叙述，其中错误的是_______。
36.以下是有关虚拟存储管理机制中地址转换的叙述，其中错误的是_______。@[B](2)A. 地址转换是指把逻辑地址转换为物理地址B. 通常逻辑地址的位数比物理地址的位数少C. 地址转换过程中会发现是否“缺页"D. MMU在地址转换过程…
单选题：27.以下哪一种情况能很好地发挥Cache 的作用?。
27.以下哪一种情况能很好地发挥Cache 的作用?。@[C](2)A. 程序中不含有过多的I/O操作B. 程序的大小不超过实际的内存容量C. 程序具有较好的访问局部性D. 程序的指令间相关度不高A.程序中不含有过多的I/O操作B.程序的大…
单选题：24.在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是_______。
24.在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是_______。@[D](2)A. 寄存器一主存一 cache— 辅存B. 寄存器一主存一辅存一cacheC. 寄存器一cache—辅存一主存D. 寄存器一cache—主存一辅…
单选题：19.多模块存储器之所以能高速进行读/写，是因为_______。
19.多模块存储器之所以能高速进行读/写，是因为_______。@[B](2)A. 采用了高速元器件B. 各模块有独立的读写电路C. 采用了信息预读技术D. 模块内各单元地址连续A.采用了高速元器件B.各模块有独立的读写电路C.采用了信息预…
单选题：通常情况下，下列______部件不包含在中央处理器芯片中。
通常情况下，下列______部件不包含在中央处理器芯片中。 @[D](2)A. ALUB. 控制器C. 通用寄存器D. DRAMA.ALUB.控制器C.通用寄存器D.DRAM答案：D…
单选题：39.以下有关缺页处理的叙述中，错误的是_______。
39.以下有关缺页处理的叙述中，错误的是_______。@[B](2)A. 若对应页表项中的有效位为0，则发生缺页B. 缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理C. 缺页处理过程中需根据页表中给出的磁盘地址去读磁盘数据D…
单选题：25.在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是_______。
25.在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是_______。@[C](2)A. 主存一辅存一-cache—寄存器B. 辅存一cache—主存一寄存器C. 辅存一主存一cache—寄存器D. 辅存一主存一寄存器一-cach…